LCoS(硅基液晶)芯片設(shè)計與應(yīng)用前瞻

根據(jù)中國微電子行業(yè)的加工條件，選擇包含豐富EDA工具的Cadence軟件，嘗試著建立了一套0.6μm工藝LCoS芯片版圖，其中包括電路符號庫、電路設(shè)計庫、單元版圖庫及其用于布局布線的Phanton庫和仿真庫等。主要設(shè)計流程如圖4所示[7]。

首先確定設(shè)計方案，同時要選擇能實(shí)現(xiàn)該方案的合適的CMOS工藝流程。多面手根據(jù)具體的CMOS元器件參數(shù)設(shè)計電路原理圖。接著進(jìn)行第一次仿真，包括數(shù)字電路的邏輯模擬、故障分析、模擬電路的交直流分析、瞬態(tài)分析。LCoS芯片電路在進(jìn)行仿真時，必須要有元件模型庫的支持，計算機(jī)上模擬的輸入輸出波形代替了實(shí)際電路調(diào)試中的信號源和示波器。這一次仿真主要是檢驗設(shè)計方案在功能方面的正確性。

EDA技術(shù)使得LCoS設(shè)計人員在實(shí)際的芯片產(chǎn)生之前，就可以全面了解系統(tǒng)的功能特性和物理特性，從而將開發(fā)過程中出現(xiàn)的缺陷消滅在設(shè)計階段，不僅縮短了開發(fā)時間，也降低了開發(fā)成本。

前端設(shè)計檢查完畢后，進(jìn)行版圖布局、寄存參數(shù)的提取和靜態(tài)時序分析。在后仿真驗證過程中，可先用從版圖中提取的寄生參數(shù)文件計算出延遲文件，再反標(biāo)回邏輯網(wǎng)表進(jìn)行后仿真。仿真通過后則設(shè)計完畢，便可進(jìn)行下一步的投片生產(chǎn)。