從技術架構來看拼接處理器的選擇

    圖像拼接處理器作為大屏拼接系統(tǒng)中的核心設備，其核心作用是實現(xiàn)多個物理輸出組合成一個分辨率疊加后的超高分辨率顯示輸出，使大屏構成一個超高分辨率、超大顯示尺寸的邏輯顯示屏，完成多個信號源的分割并使得信號可以在整個大屏上任意開窗、漫游、縮放及疊加等。

    隨著海量信息的顯示需求及用戶需求的日益復雜化，圖像拼接處理器在大屏拼接系統(tǒng)中的戰(zhàn)略地位日益突出，吸引了越來越多的廠家進入這個行業(yè)并不斷加大研發(fā)投入。目前市面上拼接處理器廠家繁多，但就技術實現(xiàn)架構而言，主要分為基于PCI-E總線交換的X86架構、采用FPGA集成電路技術設計的嵌入式純硬件背板交換架構、基于嵌入式編解碼芯片方案的分布式架構。接下來，我們就向大家詳細介紹一下各種架構的產(chǎn)品優(yōu)缺點，以幫助大家在實際項目進行選擇。

    X86架構拼接處理器

    首先我們來看看基于PCI-E總線交換的X86架構的處理器。這種處理器的輸出采用市面上成熟的多屏顯卡完成，主要包括AMD，NVIDA，其輸入通過PCI-E總線的采集卡完成，可以具有多種接口，多屏顯卡和采集卡通過PCI-E總線完成數(shù)據(jù)交換，再通過驅動開發(fā)和應用軟件的開發(fā)即可完成拼接處理器的功能。隨著編解碼技術及網(wǎng)絡技術的發(fā)展，這種處理器也能夠直接接入IP網(wǎng)絡信號并經(jīng)CPU解碼后顯示輸出。

    FPGA架構拼接處理器

    采用FPGA集成電路技術設計的嵌入式純硬件背板交換架構的處理器，其構成包括輸入輸出板卡及主控板卡和背板，輸入輸出板卡通過背板完成數(shù)據(jù)的交換，而主控板卡負責信號的分割等處理和控制。對于IP網(wǎng)絡信號，通過IP解碼板完成，類似輸入板。

    分布式架構拼接處理器

    分布式拼接處理器是最近幾年出現(xiàn)并興起的一種拼接處理器，其采用嵌入式編解碼芯片設計,構成包括輸入輸出節(jié)點及控制主機和網(wǎng)絡交換機，輸入節(jié)點用來完成信號的網(wǎng)絡編碼，將非網(wǎng)絡信號編碼成網(wǎng)絡信號，輸出節(jié)點用來完成網(wǎng)絡信號的解碼及疊加輸出顯示，控制主機用來完成信號的轉發(fā)及基本控制，各種信號數(shù)據(jù)及控制命令的傳輸通過網(wǎng)絡交換機完成。作為一種新興技術，目前技術門檻較高。隨著編解碼技術和芯片性能的不斷提升，目前編解碼芯片的編解碼和運算能力非常強大，這有力保證了分布式處理器系統(tǒng)超強的解碼能力和信號疊加能力。同時，由于網(wǎng)絡交換機超強的數(shù)據(jù)交換能力和級聯(lián)擴展能力，這使得分布式處理器的部署極為方便，甚至可以實現(xiàn)跨地域部署，且升級擴容極為簡單。

    另外，作為分布式的天然優(yōu)勢，IP網(wǎng)絡信號直接接入，非常適合海量IP網(wǎng)絡信號應用的場合，如公安、交警等。當然，作為一種新技術、新方案，目前分布式拼接處理器的成本還相對較高。另外,由于對于非網(wǎng)絡信號要進行壓縮編碼，其圖像還原性要較上述兩種處理器會稍微差點，但由于編解碼技術的進步，這點在大部分應用時都可以忽略了。